

GRABS: Grundlagen der Rechnerarchitektur und Betriebssysteme

Vorlesung 7: Von Pipelines und Kontrollpfaden

Michael Engel (michael.engel@uni-bamberg.de)


Lehrstuhl für Praktische Informatik, insbes. Systemnahe Programmierung

<https://www.uni-bamberg.de/sysnap>

Literatur:
Harris [2], Kap. 7

Bei RISC-Prozessoren:

- Befehlssatzarchitektur (Instruction Set Architecture, ISA) direkt in Hardware implementiert
- **Datenpfad:** Teil des Prozessors, der die Hardware zur Durchführung der Instruktionen enthält
 - Sammlung aus Rechenwerken, wie ALU oder Multiplizierer, die Datenverarbeitungsoperationen, Register und Busse
- **Steuerwerk:** Teil des Prozessors, der den Datenpfad für die jeweilige Instruktion konfiguriert
 - Erzeugt Steuersignale zur Konfiguration der Datenpfadkomponenten und des Routings im Datenpfad durch Multiplexer




Jede Instruktion liest und aktualisiert diesen Zustand bei der Ausführung:

- **Register** (x0..x31)
 - *Register file* (or regfile) R hat 32 registers zu 32 Bit: R[0]...R[31]
 - Erstes gelesenes Register (*source*) in **rs1**-Feld der Instruktion
 - Zweites gelesenes Register in **rs2**-Feld der Instruktion
 - Schreibregister (Ziel, *destination*) in **rd**-Feld der Instruktion
 - Register x0 ist **immer** 0 (Schreibzugriffe zu R[0] ignoriert)
- **Programmzähler** (*program counter, PC*)
 - Speicher Adresse der aktuellen Instruktion
- **Speicher** (MEM)
 - Enthält Instruktionen und Daten in einem gemeinsamem 32-Bit Adressraum
 - Wir nutzen separate Speicher für Instruktionen (IMEM) und Daten (DMEM)
 - Load/store-Befehle greifen auf den Datenspeicher zu

Welche Schritte müssen ausgeführt werden, um das Ergebnis einer RISC-V-Instruktion zu erhalten?

• ...und was ist die korrekte Reihenfolge?

1. Hole die Instruktion: `add x10, x11, x12`
 - Aus Instruktionsspeicher IMEM
 - Adresse PC an IMEM, Ausgabe ist Instruktion
2. Welche Instruktion ist es? `add`
3. Hole die Daten: `lies Register R[11], R[12]`
 - Aus Register (hier) oder Instruktion (*immediate*)
4. Führe die Operation aus: `berechne R[11] + R[12]`
5. Speichere Ergebnis: `schreibe in R[10]`






Wie beim EA: Eingabe, codiert durch eine Menge von Bits

- RISC-V-Instruktionen (oder Befehle) sind 32 Bit breit und enthalten:
 - **Opcode** – gibt auszuführende Operation an
 - **Quellregister** – Eingabewerte für Operationen
 - **Zielregister** – Ausgabeziel für Ergebnis
 - **Direkte Parameter** – in Instruktion enthaltene Konstante


Beispiel: Addition – `add rd, rs1, rs2`

- Die Instruktion ändert Zustand des Prozessors an zwei Stellen:
 - $\text{Reg}[rd] = \text{Reg}[rs1] + \text{Reg}[rs2]$
 - $\text{PC} = \text{PC} + 4$



Binäre Codierung der add-Instruktion bei RISC-V



Datenpfad eines einfachen RISC-V



1. Instruktion holen
2. Decodieren/ Register lesen
3. Ausführen
4. Speicher
5. Register schreiben

`addi x15, x1, -50`


Datenpfad




Binäre Codierung der `addi`-Instruktion bei RISC-V

Wie entscheidet das Steuerwerk, welche Multiplexer im Datenpfad wie gesetzt werden müssen?

- Anhand der Opcode-Felder der Instruktionen: **op**, **funct3**, **funct7**
- Beim RV32I-Befehlssatz wird nur Bit 5 von funct7 genutzt
 - also müssen wir nur berücksichtigen:
 - **op** (Instruktionsbits 6:0),
 - **funct3** (Instruktionsbits 14:12),
 - und **funct7 Bit 5** (Instruktionsbit 30)




Steuerwerk: Multiplexer- und Schreibsteuerung



Instruktion	Op	RegWrite	Immed	BSel	MemWr	ResSrc	PCMux	ALUOp
lw	000011	1	00	1	0	1	0	00
sw	010011	0	01	1	1	x	0	00
R-Typ	011011	1	xx	0	0	0	0	10
beq	110011	0	10	0	0	x	1	01

Steuerwerk: ALU-Steuerung

Datenpfad




Instruktion	funct3	[op5,funct7]	ALUOp
lw, sw	x	x	000 (add)
beq	x	x	001 (subtr.)
add	000	00,01,10	000 (add)
sub	000	11	001 (subtr.)
slt	010	x	101 (slt)
or	110	x	011 (or)
and	111	x	010 (and)

Wäsche waschen besteht aus drei Schritten:

- **Waschen**
30 Minuten/Waschladung
- **Trocknen**
40 Minuten/Waschladung
- **Zusammenlegen**
20 Minuten/Waschladung
- Einmal waschen, trocknen,
zusammenlegen dauert 90 Minuten!
 - **Wie lange benötigen vier Wäscheladungen?**



EPA
Public Domain







CC by
Wannapik.com



CC0


18:00	19:00	20:00	21:00	22:00	23:00	0:00
30	40	20	30	40	20	30



- **Sequentiell ausgeführt benötigen vier Waschladungen
sechs Stunden!**


Ein Wäsche-fließband (Pipeline)

18:00	19:00		20:00	21:00	
30	40	40			
	40	40	40		
		40	40	40	
			40	40	20




- **Beobachtung:**
Waschmaschine und Trockner waren jeweils eine Zeit lang ungenutzt
- **Idee:**
Jede Waschladung so früh wie möglich beginnen –
Waschaufgaben überlappen!
- Waschen mit **Pipeline** dauert nur **3,5 Stunden!**

Gibt es **ungenutzte Teile** in unserem Prozessor-Datenpfad?





1. Instruktion holen
2. Decodieren/ Register lesen
3. Ausführen
4. Speicher
5. Register schreiben


Idee: In einer Phase ungenutzte Teile des Datenpfads bereits für nachfolgende Instruktionen verwenden!



Problem: Phasen müssen **getrennt** werden: **Pipelinerregister!**



Übersichtlichere Darstellung:



Instr. 1 in EX
Instr. 2 in ID
Instr. 3 in IF
Instr. 4 noch nicht gestartet

1. IF – Instruktion holen (*Instruction Fetch*)
2. ID – Dekodieren (*Instruction Decode*)
3. EX – Ausführen (*Execute*)
4. MEM – Speicherzugriff (*Memory*)
5. WB – Zurückschreiben (*Write Back*)


Mit **Pipelintiefe** bezeichnen wir die **Anzahl der Stufen**

- hier: fünf Stufen

Noch eine **alternative Darstellung**:


- Kombiniert vereinfachte Sicht des Datenpfads mit abstrakter Sicht auf die Prozessorgipeline
- Bei Harris & Harris [2] verwendet

Hier: ABI-Registernamen!




Diese Instruktionsfolge hat **Probleme**:

- Instruktionen verwenden Ergebnisse vorheriger Instruktionen
- Diese sind **zum Zeitpunkt, zu dem sie benötigt werden, noch nicht berechnet worden!** (hier: **s8**): **Konflikt!** (*hazard*)




Pipeline-Datenkonflikte lösen

Idee: Folgeinstruktionen verzögern



Alternative Idee: "**Abkürzungen**" im Datenpfad bauen: **forwarding**


- Direktes Weiterleiten von Registerinhalten an eine Folgeinstruktion in der Pipeline – vor Rückschreiben in Registerfile
- Aufwändigere Hardware erforderlich



Sprünge bringen die Pipeline durcheinander!

- Instruktionen nach einem (genommenen) Sprung, die schon in der Pipeline sind, dürfen nicht ausgeführt werden!

Taktzyklus



Latenz

- Zeit von Start bis Ende der Ausführung einer Instruktion
- wird durch Pipelining nicht verbessert!

Durchsatz

- Anzahl der pro Zeiteinheit zu Ende ausgeführter Instruktionen
- *Wird durch Pipelining verbessert!*

Maß für Durchsatz: **Zyklen pro Instruktion** (Cycles per Instr., **CPI**)

- Beim pipelined RISC-V – Ziel: **CPI = 1!**
 - Pipeline-Konflikte erhöhen die CPI
 - Flushes kosten 1 oder zwei Zyklen

- [1] Frank Slomka, Michael Glaß
**Grundlagen der Rechnerarchitektur
Von der Schaltung zum Prozessor**

- [2] David Harris, Sarah Harris
Digital Design and Computer Architecture, RISC-V Edition